映像情報メディア学会技術報告-情報ディスプレイ-
ポリイミドをサブストレートにしたフレキシブル酸化物TFTで興味深い報告が

7月30日、東京・機械振興会館で「映像情報メディア学会技術報告-情報ディスプレイ-」が開かれた。5月の「SID 2018」で紹介されたオーラル講演の一部を再ピックアップしたもので、フレキシブルディスプレイ向けテクノロジーの発表が多かったように感じた。ここでは、JOLEDとジャパンディスプレイの酸化物TFTについての発表2件をクローズアップする。

PIベース酸化物TFTの信頼性改善には体積抵抗の高いPIを用いる必要が

　JOLEDの田中正信氏は「高信頼性TFTを達成するためのポリイミド基板についての報告」と題して講演、透明ポリイミド(PI)をサブストレートに用いたフレキシブル酸化物TFTの信頼性について報告した。

図1 試作TFTの構造1)

　今回の研究ではトップゲート型IGZO-TFTをアクティブマトリクス素子に採用。図1の3種類のデバイスを試作した。デバイスAはリファレンスであるガラス基板製TFT、Bはポリイミド基板製TFT、Cは電位を一定に保つためにアンダーコート層内にシールド電極をインサートしたものである。

　作製プロセスはいずれも共通で、�@SiO/SiN膜をCVD成膜してアンダーコート層を形成する、�AIGZO膜をスパッタリング成膜しフォトリソでパターニングする、�BSiO膜を成膜してゲート絶縁膜を形成する、�CAl系メタルをスパッタ成膜しフォトリソでパターニングしてゲート配線を形成する、�DAlO膜をスパッタ成膜し、IGZO領域にソース/ドレイン領域を形成する、�E有機膜を成膜して層間絶縁膜を形成する、�Fメタル膜を成膜・パターニングしてソース/ドレイン電極を形成する、といった流れ。デバイスB、Cはガラス基板上にポリイミド膜(焼成後膜厚8μm)を塗布し焼成した後、上記のプロセスでIGZO-TFTを作製。最後に、ガラス基板裏面からエキシマレーザーを照射してポリイミド層の一部を昇華させてガラス基板からリリースした。

項目 デバイスA  デバイスB デバイスC  Vth(V) -0.32  -0.04  -0.02 キャリアモビリティ(cm2/Vs) 11.6  12.7  10.6 S値(V/dec) 0.33  0.27  0.53

表1 試作TFTの特性比較1)

　表1にそれぞれのデバイスの特性を示す。Vthはデバイス構造による顕著な違いがみられなかったが、デバイスCは比較的キャリアモビリティが低く、S値が大きかった。これは、シールド層をソース接続しているため、バックゲートのように作用してチャネルが開くのが抑制されるためと考えられる。

　図2にBTS(Bias Temperature Stress)試験結果を示す。試験は温度50℃、N2雰囲気において行った。電圧印加10000秒後、デバイスAのΔvthは0.23V、デバイスCは0.21Vと良好な値が得られた。これに対し、デバイスBはΔvthが3.3Vと大きく変動した。これは、やはりポリイミドの存在に起因するためと考えられる。しかしながら、同じポリイミド基板製デバイスであるデバイスCは高い信頼性が得られている。

図3 TFTの断面構造(a)とポリイミドBTSの模式図(b)1)

図2 ΔVth特性の比較1)

　こうした違いを分析するため、図3のようにデバイスBの裏面に外部電極を形成し、ポリイミド基板に電圧を印加する試験(ポリイミドBTS試験)を行った。その結果、チャネル/アンダーコートの界面の劣化よりも、ポリイミド膜中もしくはポリイミド/アンダーコートの界面に発生する電荷がVthを変動させる要因であることが示唆された。

図4 ポリイミド膜の体積固有抵抗とVth変化の関係1)

　また、ポリイミドワニス材料A、B、C、Dを用いてΔVth特性を評価したところ、材料によってその値が大きく異なることがわかった。これをポリイミドの体積抵抗で整理したのが図4で、体積抵抗が高くなるほどΔVthが小さくなって信頼性が向上。リファレンスであるデバイスAと同等のΔvth(0.1V)を得るには、体積抵抗3×10¹⁷Ω･cm以上のポリイミドを用いる必要があることがわかった。

　これらの結果、ポリイミド基板製TFTの信頼性劣化はポリイミド中の電荷移動によるものと考えられる。電極間に印加された電圧がポリイミド中に電界を形成して電荷が生成され残留・蓄積されて固定電荷となり、TFTのバックゲートのように作用して特性を変動させると推測される。ポリイミドが高抵抗なほど、同じ電界が印加されていても電荷が膜中移動できないため、電荷の影響が特性を劣化させるまでに時間を要して特性劣化が小さくなると考えられる。

PBTSはゲート絶縁膜成膜温度、NBTISはポストアニール温度に相関が

　一方、ジャパンディスプレイの山口陽平氏はシート状TFT-LCD向けのトップゲート型酸化物TFTについて発表した。

図5 トップゲート酸化物TFTの構造2)

　図5は試作デバイスの構造で、第4.5世代マザーガラス基板上に透明ポリイミド膜を塗布し、最後にガラス基板からリフトオフリリースすることによりフレキシブル化した。具体的には、まずPI膜上にSiN/SiO膜をプラズマCVD成膜してブロッキング層を形成。次に遮光層を形成し、さらにアンダーコート層としてSiN/SiO膜をプラズマCVD成膜した。続いて、IGZO膜をDCスパッタリング成膜。この後、膜厚150nmでTi膜を成膜・パターニングしてソース/ドレイン領域以外に追加コンタクト層を形成する。続いて、SiOゲート絶縁膜(TGI-SiO)を膜厚100nmでプラズマCVD成膜。この後、大気雰囲気で1時間ポストアニールした。この後、Ti/Al膜をトップゲートとして成膜・パターニングした後、リンをゲート絶縁膜越しにドープしてソース・ドレイン領域(n⁺領域)を形成。この結果、イオン注入された部分の酸化物半導体はシート抵抗が低下してn⁺領域となる。この後、層間絶縁膜、ソース/ドレイン電極を形成した。そして、最後にレーザーリフトオフ技術によって元ガラス基板からセパレートした。なお、PI膜へのダメージをミニマム化するため、プロセス温度はマックス300℃以下に抑制した。

図6 ゲート絶縁膜成膜温度・ポストアニール温度とΔVthの関係2)

　作製したTFTはチャネル幅4.5μm、チャネル長3μm。その電気特性はキャリアモビリティが3.83cm²/Vsと比較的低かったが、オフ電流は測定限界を示した。また、酸化物TFTで問題となるBTS特性はPBTS(Positive Bias Temperature Stress)がΔVth＝1.4V、NBTIS(Negative Bias Illumination Stress)が-1.56Vだった。これらの値はシートTFT-LCDの画素電極およびゲートドライバ回路をドライブさせるうえで十分といえる。

　さらに、ゲート絶縁膜成膜温度とポストアニール温度がPBTSおよびNBTISにどのような影響を与えるかを調べた。その結果が図6で、総じてPBTSはゲート絶縁膜成膜温度が高いとΔVthが少なくなる一方、NBTISはポストアニール温度が高いとΔVthが小さくなるという傾向がみられた。

　研究グループではIGZO-TFTをセレクタ回路内蔵型シートTFT-LCDにも適用させるため、セルフアライン構造のトップゲート型酸化物TFTも試作。構造は図7の通りで、イオン注入プロセスをレス化しゲート絶縁膜とゲート電極を一括パターニング。さらに、追加コンタクト層もレス化した。この結果、モビリティは21.16cm²/Vsにまで向上。イニシャルVth(0.82V)、オフ電流、PBTS(ΔVth＝0.39V)とも良好な値が得られたが、NBTISでのΔVthは-5.28Vと大きく、今後、改善が必要なことがわかった。

図8 セルフアライントップゲート酸化物TFTのIds-Vgs特性2)

図7 セルフアライントップゲート酸化物TFTの構造2)

参考文献
1)田中正信ほか：高信頼性TFTを達成するためのポリイミド基板についての報告、映像情報メディア学会技術報告-情報ディスプレイ-資料、pp9-12(2018.7)
2)山口陽平ほか：フレキシブル基板へ向けたトップゲート酸化物TFTの開発、映像情報メディア学会技術報告-情報ディスプレイ-資料、pp13-16(2018.7)