|
 |
 STELLA通信は㈱ステラ・コーポレーションが運営しています。 |
SID 2012～有機ELディスプレイ編 |
||||||||||||||||||||||||||||||||||
まず製造プロセスでは、ソニーがWhat's NEWとして平行平版方式の反転オフセット印刷法を報告。この印刷法で高分子燐光発光層をダイレクト印刷した低分子＆高分子ハイブリットフルカラーパネルを試作した。 そのターゲットはスマートフォンやタブレットPCに代表されるモバイル用超高精細パネルで、500ppi以上のハイレゾリューションが実現できる印刷法を開発。3型VGAパネルというハイレゾリューションディスプレイを試作することに成功した。 図1のように、この印刷法は基板に接触させて転写印刷するブランケットにコンベンショナルなロール版ではなく平版を用いる。ロール版では解像性や印刷位置精度に限界があるためで、平版を用いることによりアライメント精度を±2μmクラスに向上。500ppiクラスのハイレゾリューションが実現できるようにした。
フローはまずシリコンブランケット上に有機EL発光インクをスリットコートして乾燥する。この後、凹凸アレイパターンを設けた平版をシリコンブランケットに押し当てることによって凸部だけに有機発光材料を転写する。つまり、凹部には有機発光材料が付着せず、シリコンブランケット上にそのまま残る。これは、シリコンブランケットに比べ平版の表面エネルギーが高いためである。この結果、シリコンブランケット上で有機EL発光層がパターニングされる。その後、位置合わせをしてシリコンブランケットを有機EL基板に押し当てて転写印刷する仕組み。 このメソッドでは、まず最初のコーティング工程で膜厚均一化のためブランケットのインク濡れ性を高めることが重要である。その一方で、ブランケットは次の転写工程で転写しやすいよう表面エネルギーが低い、つまりインクに対して撥液性がある必要がある。そこで、ブランケットへの濡れ性と発光ポリマーの溶解性を両立した溶媒を選定した。 また、コーティング後、インクは瞬時に乾きはじめるため、版とブランケットをコンタクトさせるタイミングが重要になる。例えばコンタクトがあまりにも早いと、インクがブランケットに反発して印刷パターンがシュリンクする。他方、コンタクトがあまりにも遅いと、インクが粘着して印刷パターンのエッジがぎざぎざになって荒れてしまう。したがって、版をリリースした後もパターン形状が保てるよう、インクの粘度を比較的高くした。実際、インクの粘度と揮発性を最適化することにより、コンタクトタイミングを比較的容易に調整できるという。
まず300×350㎜ガラス基板に印刷したサンプルの膜厚均一性を評価したところ、測定エリア230×280 mmで2.3％だった。写真1にガラス基板上に印刷したストライプパターンを示す。線幅は17μmで、シャープなラインが描かれていることがわかる。これは、ピクセルピッチ50μmの500ppi解像度が得られることを意味する。また、線幅均一性も1.7％だった。さらに、印刷重ね合わせ精度も2μm以下と良好な結果が得られた。 上記の結果を踏まえ、この印刷法なら超高精細有機ELDが作製できると判断し、3型VGAパネルを試作した。図2のようにパネルは低分子＆高分子ハイブリット構造で、赤色高分子燐光発光層と緑色高分子燐光発光層のパターニングにこの印刷法を用いた。なお、ホール注入層とインターレイヤー(IF)はスリットコート法、ハイブリッドコネクティングレイヤー(HCL)、青色蛍光発光層、電子輸送層は低分子材料を用いて真空蒸着した。写真2は試作パネルで、欠陥はまったく観察されなかった。 新たなホール注入材料として塗布型V2O5が浮上 マテリアル関連では、韓国のSeoul National UniversityとHongik Universityが塗布型V2O5をホール注入層に用いた研究成果を報告した。
CuPcをはじめとする真空蒸着材料やPEDOT/PSSに代わるホール注入材料としてV2O5を選択したのは、①仕事関数が5.6eVと比較的高い、②塗布膜の表面平滑性が高い、③大気中でも安定なため。さらに、塗布型のV2O5はピュアV2O5のようにO2プラズマ処理に代表される追加処理が不要で、アズデポ状態でホール注入層として機能する。 まずITOアノード/ホール注入層/TAPCホール輸送層/CBP:(ppy)2Ir(acac)緑色燐光発光層/TPBi電子輸送層/LiFバッファ層/Alカソードという構成の低分子燐光素子を作製。ホール注入材料は塗布型V2O5、PEDOT:PSS、MoO3という3種類を用いた。ここでV2O5膜はトリイソプロポキシオキソバナジウムをイソプロパノール溶媒に150:1の割合で溶解させた溶液を膜厚10nmでスピンコートし、大気中で1時間焼成して加水分解した。PEDOT/PSSは膜厚30nmでスピンコートした後、真空オーブンで120℃×1時間焼成した。MoO3膜は膜厚10nmで真空蒸着した。
図3はデバイスの電圧-電流密度特性で、V2O5とMoO3、つまり遷移金属酸化物素子はPEDOT/PSS素子に比べ電流密度が大幅に増加した。これは、PEDOT/PSSとTAPCのエネルギー障壁が0.35eVあるのに対し、仕事関数が比較的高い遷移金属酸化物とTAPCのエネルギー障壁はほとんどないため。その結果、とくに電圧4～9Vの低電圧領域でPEDOT/PSS素子との差が大きかった。 ホール注入特性を調べるため、次にITO/ホール注入層/TAPC/MoO3/Alというホールオンリーデバイスを作製した。その結果、遷移金属酸化物を用いた場合、ホール注入特性が高いため、低電圧領域で高い電流密度を示した。これは仕事関数が高く、さらに電子親和力が大きいため。これに対し、PEDOT/PSSを用いた場合、遷移金属酸化物を用いた場合に比べ電流密度が大幅に低下した。 図4はホールオンリーデバイスの電圧-輝度特性で、いずれも輝度1cd/m2に達する点灯開始電圧は3V前後だった。しかしながら、電圧を上げていくと異なる傾向がみられ、例えば輝度1000cd/m2に達する電圧はPEDOT/PSSが8.1V、MoO3が5.6V、塗布型V2O5が5.1Vだった。すなわち、ホール注入材料としてはV2O5がもっとも高い特性を示した。 図5は発光効率の比較で、V2O5素子の外部量子効率はMoO3素子とほぼ同等だったが、PEDOT/PSS素子よりもわずかながら低かった。具体的には、輝度1000cd/m2時の外部量子効率はPEDOT/PSS素子が17.7％、MoO3素子が13.8％、V2O5素子が14.3％だった。TAPCのホールモビリティは1×10-2cm2/V･sであり、TPBiの電子モビリティ(3.3～8×10-5cm2/V･s)を大きく上回る。したがって、ホールと電子のキャリアバランスが改善された結果、PEDOT/PSS素子の外部量子効率が高くなったわけである。しかしながら、輝度1000cd/m2時の電力効率はPEDOT/PSS素子が24.2lm/W、MoO3素子が26.8lm/W、V2O5素子が30.4lm/Wと逆の結果になった。これは、遷移金属酸化物を用いると駆動電圧がPEDOT/PSS素子に比べ低くなるためである。
そこで、キャリアバランスを改善するため、電子輸送層にTPBiに代わって電子モビリティが1×10-3cm2/V･sと高いTmPyPBを用いることにした。その結果、図6のようにキャリアバランスが改善され効率も向上した。しかし、それでもTAPCに比べTmPyPBはモビリティが低い。したがって、V2O5のファンダメンタルズを活かすにはnドープした電子輸送層が有効と考えられる。 図7に定電流を印加して初期輝度1万cd/m2で発光させた際の信頼性評価結果を示す。初期輝度が高すぎるため、いずれのデバイスともライフタイムが短かった。しかし、それでもホール注入材料によって差があり、遷移金属酸化物を用いると初期に比べ70％に輝度が減衰するライフタイムはPEDOT/PSS素子の2.2倍に達した。さらに、V2O5素子は駆動時間の経過にともなう電圧上昇がPEDOT/PSS素子よりも小さかった。 ナノホールアレイを設けたWO3をホール注入層に用いて効率を改善
他方、KAISTとLG DisplayはWO3ホール注入層をナノホール状にアレイ化して発光効率を高めた成果を発表した。 デバイス構造は図8の通りで、ITOアノード上にWO3膜を設けて自己整合的にナノホールアレイ化する。具体的には、まずWO3をITO膜上に成膜した後、ナノサイズのポリスチレン粒子を基板上に堆積させる。続いて、O2ドライエッチングしてWO3膜をナノポーラス化。最後に、PS粒子を剥離する。ナノホールの径は約330nm、深さは50nmである。 試作パネルはITOアノード/WO3ホール注入層あり＆レス/NPBホール輸送層/青色蛍光発光層/LiFバッファ層/Alカソードという構成で、有機層とカソードは真空蒸着した。 図9は電圧-電流密度特性で、ナノポーラス化したWO3ホール注入層を挿入するとリファレンスパネルに比べ発光開始電圧が劇的に低下した。アノード～ホール輸送層間にWO3を挿入するとホール注入特性が向上するのは周知の通りである。WO3をナノホールアレイ化するとアノード～有機層の界面領域が増え、さらなる電圧低下につながったと考えられる。 また、図10のように電流効率は電流密度100mA/cm2時でリファレンスパネルに比べ70％もアップした。これはブラッグ散乱によりEL光の取り出し効率が改善されたためとみられる。 電子注入層にLiF/Ybを用いてトップエミッションパネルの特性を向上 Seoul National Universityは、トップエミッション構造パネル向けの電子注入層としてLiF/Ybを用いることを提案した。 実験ではAlアノード(80nm)/MoO3ホール注入層(10nm)/TAPCホール輸送層(50nm)/CBP:Ir(ppy)3緑色燐光発光層(8wt％、30nm)/TPBi電子輸送層(40nm)/電子注入層/Agカソード(15nm)/TPBi(45nm)という構造のトップエミッション素子を作製。電子注入層はLiF(0.5nm)/Yb(2nm)、Yb(2nm)、LiF(0.5 nm)/Al(1nm)の3種類を用いた。 まずTPBi電子オンリーデバイスの電圧-電流密度特性を評価したところ、図11のように電圧10V時の電流密度はLiF/Yb素子が62.58mA/cm2、Yb素子が0.26mA/cm2、LiF/Al素子が0.00014mA/cm2と大きな差が出た。これは、Yb自体の仕事関数が2.6eVと低く、さらにLiイオンを容易に遊離するためである。ここで注意すべきは、LiF/YbはLiFの仕事関数が2.9eVとYbに比べ高いにも関わらず、高い電子注入特性を示したことである。これは、Liによって電子輸送層にnドープされるためと考えられる。つまり、LiF/Yb膜からLiイオンが遊離してTPBi膜に侵入しnドーパントとして振る舞うわけである。この結果、カソードと電子輸送層のキャリア注入障壁が低くなる。つまり、LiF/YbにおいてYbは仕事関数が低いだけでなく、LiFを解離させる役割も果たす。
図12にTPBiキャッピングレイヤーを設けた緑色燐光素子のL-V-J特性を示す。TPBiキャッピングレイヤーは光透過性を改善するもので、光学シミュレーションの結果から膜厚を45nmに設定した。図12のようにLiF/Yb素子はもっとも高い特性を示した。具体的には、電流密度100mA/cm2での電圧はLiF/Yb素子が11.3V、Yb素子が12.2V、また輝度1000cd/m2に達する電圧は前者が7.2V、後者が7.9Vだった。さらに、輝度1cd/m2に達する発光開始電圧は4.1VとYb素子の4.5Vよりも低かった。 図13は効率特性で、LiF/Yb素子は外部量子効率16.9％、電流効率53.2cd/Aともっとも高い効率を示した。これに対し、Yb素子は外部量子効率15.3％、電流効率48.8cd/A、コンベンショナルなLiF/Al素子にいたっては外部量子効率13.6％、電流効率42.6 cd/Aに過ぎなかった。これらの結果は薄膜のAg光透過性カソードにLiF/Yb電子注入層が最適なことを明確に示している。 図14は試作素子のELスペクトル(@電流密度25.5mA/cm2)で、リファレンスであるLIF/Al素子と比較すると、Ybをインサートするとわずかだがピークが長波長側にシフトし、スペクトルもブロードになった。これは、YbとLiF/Alで光学特性が異なるために起こるマイクロキャビティ効果によると考えられる。 有機ELD向けとしてセルフアライン構造のボトムゲート型LTPSを提案 有機ELD用アクティブマトリクス素子では、パナソニックがボトムゲート構造の低温Poly-Si TFTを発表した。ボトムゲート構造にしたのはコンベンショナルなトップゲート構造に比べ工程数を劇的に低減できるほか、エキシマレーザーアニール工程やイオン注入工程といった超大型マザーガラスに対応しにくいプロセスがレス化できるため。 基本的なデバイス構造は図15の通りで、①MoW膜をスパッタリング成膜・パターニングしてゲート電極を形成する、②SiNx膜、SiOx膜、プリカーサa-Si膜をプラズマCVD法で連続成膜する、③波長532nmのCW型グリーンレーザーを照射してa-SiをPoly-Si化する、④感光性SiO材料を塗布、露光、現像してエッチングストッパーを形成する、⑤リンをドープしてN+ a-Si膜をプラズマCVD成膜する、⑥ソース/ドレインメタルをスパッタリング成膜する、⑦Siアイランドとソース/ドレインを一括でエッチングする、といったフローで作製した。つまり、a-SiをPoly-Siとエッチングストッパー間に入れたデュアルチャネルにした。
図16はトランスファー特性で、キャリアモビリティは33cm2/V･s、Vthは0.9V、サブスレッショルドスイングは0.6V/decade、ミニマムOFF電流は1.4pAだった。図17にVgs＝＋20V、Vds＝＋5Vを室温で印加したバイアスストレステストの結果を示す。今回のデュアルチャネル構造デバイスはコンベンショナルなシングルチャネル構造デバイスに比べVthシフトがきわめて少ないことがわかる。 また、図18のようにPoly-Si上のa-Si膜の膜厚を厚くするとVthシフトが小さくなった。これは、厚いa-Si膜をインサートすることによりキャリアの注入が妨げられ、Poly-Siからエッチングストッパーへのキャリア注入が減少するためと考えられる。その反面、ON抵抗(Ron)はa-Si膜の膜厚に比例する形で上昇する。このため、動作信頼性とRonがある程度両立するようa-Si膜の膜厚を最適化した。 ところで、研究のターゲットは有機ELDをドライブすることにある。そこでは低抵抗配線技術が求められる。前記のように、ゲート電極にはレーザーアニールプロセス時の熱に耐えられるようMoWを用いたが、元来、MoWは比抵抗が高い。そこで、図19のようにSiNxパッシベーション上にCu配線を設けて、ゲートバスラインとしてMoWゲートと接続することにした。ちなみに、コンベンショナルな低温Poly-Si TFTでは高温プロセス中にCu原子がゲート絶縁膜中に拡散するため、ゲートにCuを用いるのは難しい。これに対し、今回のボトムゲート構造デバイスではパッシベーションとエッチングストッパーがチャネルへのCuの拡散を防止するため、Cuを用いることができるわけである。
また、コンベンショナルなボトムゲート構造はゲート絶縁膜の膜厚によって寄生容量が支配されるのに対し、今回のデバイスはボトムゲート構造ながらパッシベーションを厚くすることによってゲート配線とソース/ドレイン間の寄生容量を小さくすることができる。 次に作製したのがエッチングストッパー型TFTで一般的なセルフアライン構造。ゲートをマスクにして背面露光でエッチングストッパーをパターニングする仕組みで、感光性SiOを塗布した後、背面からUV光を照射し、光が照射された部分を現像によって除去した。この結果、ゲートメタルの上部にだけエッチングストッパーが自己整合的に形成される。しかしながら、このプロセスではソース/ドレインとのコンタクト領域が劇的に小さくなり、結果的にRonが上昇する。つまり、図15のようにソース/ドレインはおもにPoly-Siとa-Siの側面でコンタクトすることになる。そこで、エッチングストッパーをパターニングした後、ドライエッチングすることによってPoly-Siからソース/ドレインメタルへの電流の流れを改善しRonの上昇を抑制した。
図20にこのセルフアラインボトムゲート構造TFTのトランスファー特性を示す。図中のNon-SA SCは非セルフアライン構造のサイドコンタクトデバイス、Non-SA TCは非セルフアライン構造のトップコンタクトデバイスを指す。つまり、これら良好なコンタクトデバイスとトランスファー特性は変わらなかった。しかも、このセルフアラインボトムゲート構造デバイスは寄生容量が小さいため、モビリティが47cm2/V･sとトップコンタクトデバイスよりも高かった。さらに、Vthシフトも非セルフアライン構造デバイスと遜色なかった。 ミラー機能を兼ねたミラー有機ELDが アプリケーション関連では、AU Optronicsがミラー兼用アクティブマトリクス駆動有機ELDを発表。有機ELDならではという多様なアプリケーション可能性を示した。 試作したのは3.5型クワッドHDパネル(360×640画素)で、アクティブ素子にはトップゲート構造低温Poly-Si TFTを採用。活性層はプラズマCVD成膜したa-Siプリカーサ膜を600℃以上でアニールして固相結晶化した。そのキャリアモビリティは15cm2/V･s、Vthは－3.5V、ON/OFF電流レシオは107以上だった。そして、TFT上にRGB独立発光方式のトップエミッション構造有機ELDを作製した。 最適なミラーディスプレイを実現するため、図21の三つのサンプルを試作。いずれもカバーガラスの内側に薄膜のAlまたはAgを成膜してミラー機能をもたせた。タイプ1は反射膜をベタ成膜したもので、ミラーの存在によってEL発光が減衰した。タイプ2と3は反射膜をパターニングしたもので、開口率はタイプ2が42％、タイプ3が65％である。どちらもEL発光は減衰しなかったが、トップエミッションパネルではアノード画素電極が反射メタルになるため、トータルの反射率が損なわれる可能性が捨て切れなかった。
写真3にミラーの映り具合いを示す。タイプ1はミラー性能がもっとも高かった一方、タイプ3はもっともクオリティが低く反射像がぼやけた。こうした現象はシミュレーション結果からも裏づけられた。これは、ミラー面に開口を設けると深刻な回折が発生するためである。そこで、試作パネルではタイプ1を採用した。
写真4は3.5型ミラーディスプレイで、ミラー性能(虎の人形)、画像表示性能(地球)ともきわめて高いことがわかる。 参考文献 |
||||||||||||||||||||||||||||||||||
| REMARK 1)Stella通信はFPD＆PCB関連ニュースの無償提供コーナーです(ステラ・コーポレーションがFPDやPCBそのものを製品化しているわけではありません)。 2)この記事はステラ・コーポレーション 電子メディア部が取材して記事化したものです。 |
|
