|
 |
 STELLA通信は㈱ステラ・コーポレーションが運営しています。 |
IDW'08 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
08年12月、新潟県で開かれた「IDW'08」。総じて画期的な発表は少なく決して盛り上がったとはいえないが、IGZO-TFTをはじめとする酸化物半導体では発表が相次ぎ、近い将来実用化されるのは間違いないように感じた。独断と偏見でトピックスをピックアップする。 3D PDP向けに蛍光体を最適化 ここにきて次世代ディスプレイとして認知されつつある3Dディスプレイでは、Samsung SDIが3D PDP用にオプティマイズした蛍光体を報告した。08年2月にリリースした世界初の50型3D PDPテレビに用いた蛍光体で、残光特性を改善するとともに発光効率も高めた。 この3D PDPは画像書き換え時間である1フレームを従来の1/2に当たる8msecに設定。右目用画像と左目用画像をそれぞれ8msecで点灯させて3D化する。いわゆる時分割方式である。このため、面積分割方式のように解像度が低下することはない。また、2Dへの切り替えも容易といったアドバンテージもある。この方式で3D化するには、クロストーク防止や左目画像と右目画像のオーバーラップ防止のため、蛍光体の残光時間を短くする必要があり、できれば2msecが望ましい。しかし、表1のように既存の蛍光体は残光時間が長く、青色蛍光体であるBAM(BaMgAl10O17:Eu2＋)以外、3D PDPにそのまま適用することはできない。そこで、赤色蛍光体と緑色蛍光体を改良した。
まずは緑色蛍光体だが、現在おもに用いられているZnSiO4:Mnの場合、図1のようにドーパントであるMn含有比率を高めるにともなって残光時間が短くなる。しかし、これにともなって発光輝度は低
下する。つまり、残光特性と輝度はトレードオフの関係にある。図1で双方が両立するのは5msecだが、これでも3D PDPには不十分である。そこで、新たな緑色蛍光体として(Y,Gd)Al3(BO3)4:Tb3＋とY3Al5O12:Ce3＋を検討した。表2のように、(Y,Gd)Al3(BO3)4:Tb3＋は5msec、Y3Al5O12:Ce3＋は1msec以下という残光時間が得られる。特筆されるのは、どちらも147nmで励起したパウダー状態では発光輝度がリファレンスであるZnSiO4:Mnに比べ低いのに対し、パネルに蛍光膜として塗布した場合、リファレンスよりも輝度がアップすることである。詳細なメカニズムは明らかになっていないが、良好な輝度飽和特性を有しているためと考えられる。 一方、赤色蛍光体は(Y,Gd)BO3:Eu3＋やY(V,P)O4:Eu3＋が用いられているが、前者は残光時間が8.5nmsecと長い。後者も残光時間こそ4msecと短いものの、輝度が不十分である。そこで、(Y,Gd)2O3:Eu3＋の組成を最適化し、残光特性を3.4msecに改善。輝度も従来蛍光体に比べ8％減に抑制することに成功した。 また、効率改善を図るため、3色とも蛍光体パウダーをファイン化した。ファイン化によってセル内の蛍光膜密度が向上し蛍光体発光の取り出し効率が向上するとともに、放電空間が増大するためである。具体的には、表3のように粒径を2.5μm以下に微細化した。赤色蛍光体をペースト化し誘電体層上にスクリーン印刷したところ、従来サイズパウダーに比べY(V,P)O4:Eu3＋で9％、(Y,Gd)BO3:Eu3＋)で15％輝度が向上した。さらに、蛍光体ペースト中の蛍光体含有量は同一ながら膜厚が30％減少した。これらの結果、50型パネルでは15～20％発光効率が向上した。 ナノピラーアレイを設けて有機ELの輝度を50％向上 有機EL関連では、Seoul National UniversityがEL発光の光取り出し効率を高めることにトライした。基板～透明アノード間にナノピラーアレイパターンを設けるもので、輝度が1.5倍に向上するという。 素子構造は図3の通りで、まず準備として電子ビーム描画法でシリコン製マスターモールドを作製する。続いて、ポリウレタンアクリレート(PUA)をシリコンモールドに埋め込んでUV硬化させた後、シリコンモールドからリリースすることによりナノインプリント用モールド「PUAモールド」を作製する。この後が本プロセスで、基板上にUV硬化型ポリマー「NOA81」を塗布。PUAモールドを用いてナノインプリント法で基板上にナノピラーアレイパターンを転写し、UV硬化させる仕組み。写真1はナノピラーアレイのSEM写真で、ピラーは径、高さとも150nmに設定し、300nmピッチで配列した。
この後、ITOアノード、CuPcホール注入層、NPBホール輸送層、Alq3発光層兼電子輸送層、LiF/Alカソードをコンベンショナルなスパッタ法と蒸着法で積層成膜して素子を作製した。ここで特筆されるのは、透明アノード以降のすべてのレイヤーは下地であるナノピラーアレイパターンを反映した凹凸構造になること。 その特性だが、図4のようにレスデバイスに比べ輝度が約50％アップした。写真2はPESフィルム上に作製した素子(2×2㎜)の発光写真で、ナノピラーアレイを1.8×108設けた。このテストデバイスは曲げても発光状態に変化がなく、フレキシブル有機ELDにとくに有効だという。 低分子燐光層をIJ法で形成 有機ELのプロセス技術では、Kwangwoon Univercityが燐光材料をインクジェットプリンティング(IJ)法で滴下・パターニングした低分子素子を報告した。
IJ法で発光層を形成する試みは目新しくないが、低分子燐光材料をIJ法で形成する点がWhat's NEWといえる。ITO膜付きガラス基板をUVオゾン処理などで表面処理した後、PEDOT/PSSホール注入層を形成。その上に燐光発光インク「EL Ink」を塗布した。このインクにはホール輸送材料、電子輸送材料、Ir(ppy)3燐光ドーパントが含まれており、1レイヤーでこれら複数の機能を兼ね備える。つまり、材料自体は低分子だが、構造は高分子素子と同じである。膜厚は80nmである。この後、開口パターンを設けたシャドーマスクを用いてCsF(1nm)/Al(100nm)カソードをマスクスルー蒸着した。なお、比較のため、PVK(ポリビニルカルバゾール)＋Ir(ppy)3を使用した高分子素子も作製した。 まず発光層をスピンコートした素子の特性を評価したところ、図5のようにどちらも1cd/m2の発光を得るのは必要な電圧は3Vだった。そして、低分子素子は4.1Vで100cd/m2、5.3Vで1000cd/m2、7.9Vで1万cd/m2、13.2Vで5万cd/m2の輝度が得られた。マックスの効率は31cd/Aで、外部量子効率は8.7％と見積もられる。ピーク波長は510nm、半値幅は70nmとIr(ppy)3本来の発光が得られた。つまり、特性はコンベンショナルなPVK高分子デバイスとほぼ同じだった。 次に、液滴サイズ30pLでIJ法により発光層をパターニングした。図6のように特性はスピンコート素子とほぼ同じで、発光開始電圧は3V(＠3cd/m2)、輝度は7Vで3600cd/m2、14.5Vで4万3000cd/m2に達した。また、マックスの効率は7V印加時の45cd/Aだった。 ポリ尿素膜とAl2O3膜でハイブリッドレイヤーで薄膜封止 有機ELDの薄膜封止技術では、Samsung Electronicsが室温成膜したポリ尿素重合膜とAl2O3無機膜のハイブリッドマルチレイヤー技術を報告した。 アルバックの蒸着重合・スパッタ装置でポリ尿素重合膜とAl2O3膜を成膜した。前者はイソシアネートモノマーとジアミンプリカーサを用いて圧力0.49Paで共蒸着重合した。成膜レートは0.1μm/minである。続いて、Al2O3膜をArガス流量42sccm、RFパワー300W、分圧0.29PaでRFスパッタリング成膜した。膜厚は50nmである。上記のプロセスを交互に繰り返し、最終的に11レイヤーに多層化しトータル膜厚を2μmにした。この際の可視光透過率は90％以上だった。参考として写真3に11レイヤー封止膜の断面写真を示す。
表4は一般的なWVTR法で水蒸気ガスバリア性を評価した結果で、いうまでもなくレイヤー数が増えるとガスバリア性も向上し、11層で測定限界である5.1×10-4g/m2/24h以下が得られた。図8は2×2㎜の低分子有機ELテストデバイスを輝度1000cd/m2で点灯させた際の輝度半減寿命で、11層の薄膜封止デバイスの輝度半減寿命は514時間だった。これは、吸湿剤ありのガラス封止デバイスの86％に当たる。また、電流密度-電圧特性、輝度-電圧特性、効率-輝度特性ともガラス封止素子とほぼ同じで、薄膜封止によって素子がダメージを受けないことが確認できた。このため、11層封止膜で薄膜封止したボトムエミッション構造の5.4型低分子a-Si TFT駆動パネル(240×300画素)を作製した。 MgOx剥離層を用いて元ガラス基板から素子をメカニカルピールオフ フレキシブル基板製フレキシブルディスプレイを実現する方法として知られる転写法では、Pohang University of Science and Technologyがフレキシブル有機ELD向けとしてMgOx剥離層を用いてメカニカルにピールオフするアイデアを披露した。
フレキシブル基板製低温Poly-Si TFT向けなどに提案されている従来のウェットリフトオフ法では水分に弱い有機ELDに適用するのが難しいためで、ユニークなメカニカルピールオフ法を考案した。プロセスフローは図9の通りで、まず元基板となるガラス基板に剥離層としてMgOx膜を電子ビーム蒸着する。膜厚は20nm程度である。続いて、Ag膜を膜厚10μmで抵抗加熱蒸着し、さらにポリイミド膜を4μm厚でスピンコートする。この結果、Ag膜の表面がMgOxと化学反応してAgOxに変化する。この後、図9のような逆構造トップエミッション素子を作製。最後に、素子をAg膜側からピールオフして元基板からセパレートする。つまり、フレキシブルサブストレートに蒸着したAgフィルムを用いる。 剥離面を分析したところ、図10のようにガラスサイドからはMgとOが検出された。一方、Ag剥離層の直下で検出されたのはAgがほとんどだった。これは、ピールオフがAgとMgOxの界面で発生したことを意味する。Agとガラス基板の密着性は18gf/cmと相対的に高いのに対し、MgOxをガラス～Ag間に挿入すると密着性が1.4gf/cmと大幅に低下するためである。この結果、元基板から素子を容易にピールオフできる。 ちなみに、ピールオフ前後の素子特性を評価したところ、ピールオフ前は輝度が1050cd/m2、効率が0.67cd/Aだった。これに対し、ピールオフ後は輝度が980cd/m2、効率が0.59cd/Aと若干低下した。 フルフレキシブル有機EL向けにユニークなプロポーザルが 一方、Korea Advanced Institute of Science and Technologyはフレキシブル有機EL向けとしてユニークなデバイス構造を提案した。その目的は、巻物ようなフルフレキシブル有機ELを実現することにある。
図11はデバイス構造で、ITOアノード画素電極、有機EL層、Alカソードをそれぞれコネクトさせながら位置をずらすとともに、帯状電極を設ける。図11-(b)は有機EL素子の断面図で、ITOアノード/NPBホール輸送層/Alq3発光層/LiFバッファ層/Alカソードと従来と同じだが、前記のようにXYの位置関係をずらして配置する。一方、(c)のように帯状電極はまず帯状のPESフィルム上にAl電極を膜厚80nmで蒸着。次に、図12のようにAgペーストおよびエポキシ樹脂によってITOアノード画素電極およびAlカソード領域とコンタクトさせる。つまり、素子と帯状電極は別々のフィルム上に作製した後、コンタクトさせる仕組み。この結果、写真4のように曲げが自在なフルフレキシブル有機ELが実現する。いうまでもなく、そのフレキシビリティ性は帯状電極の幅と配置ピッチによって決まる。 そのデバイス構造から開口率がきわめて低いのに加え、解像度を高めるのも困難なため、ディスプレイにするのは難しいが、ウェアラブルも可能なフルフレキシブル有機ELデバイスの実現という意味ではユニークに感じた。 IGZOのメリットを最大限に活かすため、前面CF基板上にTFTを 近年、フレキシブルディスプレイのアクティブ素子として俄然注目度が上がってきた酸化物半導体。東京工業大学の細野秀雄教授らが発掘したアモルファスIGZO(a-In-Ga-ZnO)が代表的で、今回、凸版印刷はIGZO-TFTの特徴を最大限に活かしたフロントドライブ型のマイクロカプセル型カラー電気泳動ディスプレイを発表した。 凸版印刷は米E Inkのマイクロカプセル型電気泳動ディスプレイをIGZO-TFTでドライブすることにトライ。すでにPETフィルム基板を用いた5.35型フレキシブル電子ペーパーを試作済み。今回はIGZO-TFTを用いたユニークなカラー電子ペーパーでトピックスを提供した。
ユニークといったのは、図13のようにIGZO-TFTを前面カラーフィルター(CF)基板上に設けるため。周知のように、従来のカラー電子ペーパーは背面基板側にTFT、前面基板側にCFを設ける。一般的にE Inkディスプレイの前面基板にはプラスチックフィルム基板が用いられるため、前面基板上のCFパターンと背面基板上のTFTを位置合わせするのは容易ではない。これには、黒色顔料と白色顔料を封入したマイクロカプセルが径40～50μmと比較的大きく、かつ弾力性を有しているという理由もある。このため、この構造のカラー電子ペーパーを高歩留まりで量産するのは難しい。 そこで、考案したのがフロントドライブ型。容易に想像できるようにCFアレイパターン上にIGZO-TFTをアライメントして形成するのは比較的容易であり、前面基板と背面基板の貼り合わせ時にはアライメントが不要となる。こうした構造が実現できたのは、IGZO-TFTが透明で、かつCFの耐熱性を大きく下回る室温で形成できるため。 オーバーコート層を設けたCF基板上にITOゲート、SiONゲート絶縁膜、ITOソース/ドレイン、IGZO半導体層というボトムゲート・ボトムコンタクト型を作製。TFTアレイの上部に層間絶縁膜として透明ポリマーを塗布した後、ITO画素電極を形成した。試作したのは4型QVGAパネルで、テキスト表示時の輝度を高めるため、画素はRGBWドット構成にした。トランジスタのスペックはモビリティが6cm2/V･sec、ON/OFF電流レシオが104、Vthが1.6Vとさほど高くなかったが、電子ペーパーをドライブするには十分な値が得られた。ただ、透明なIGZO-TFTとはいっても画面輝度は若干低下した。 SAMで表面パターニングしてIGZO半導体層を自己整合パターニング ブラザー工業もIGZO-TFT向けで新たなプロセス技術を発表。表面処理技術を多用することによってIGZO半導体層を自己整合的にパターニングできることを示した。
プロセスフローは図14の通りで、まず基板を1mol％のNH2処理SAM(self assembled monolayers)溶液中に浸漬する。次に、フォトマスクを介して172nmのUV光を照射して表面パターニングを行う。すると、UV照射された部分はNH2基が分解されてOH基に変化する。この結果、基板表面がNH2部分とOH部分にパターニングされる。続いて、NiP膜を電解メッキ成膜する。すると、NH2部分だけに選択的にNiPが付着しソース/ドレイン電極が形成される。 次にIGZO膜をDCスパッタリング成膜した後、PMMAをIJ法でラフにパターニング。このPMMAパターンをマスクにしてIGZO膜をエッチングする。 続いて、フッ素系ポリマー「CYTOP」とPVP(ポリビニルフェノール)をスピンコートしてゲート絶縁膜を形成する。トータル膜厚は800nmである。次に、上記の表面パターニング技術を用いてNiPゲート電極を形成する。この後、ゲートをマスクにしてダブルレイヤーゲート絶縁膜とIGZO膜をエッチングしてパターニングする。この結果、チャネルが自己整合的にパターニングされる。 次に、シロキサンポリマーをスピンコートして層間絶縁膜を形成した後、コンベンショナルなフォトリソでコンタクトホールを形成する。最後に、上記した表面パターニング技術を用いて再度NiPを画素電極としてメッキ・パターニングする。この結果、フォトマスク枚数を4枚に削減。さらに、SAMのパターニングも浸漬～UV露光と2工程と工程数を短縮することができる。参考として、写真6にNiPソース/ドレイン(線幅10μm)のSEM写真を示す。 図15はトランジスタ特性で、モビリティは13.1cm2/V･sec、ON/OFF電流レシオは108、Vthは3.2Vと高い特性が得られた。比較のため、自己整合プロセス技術(図15のeの工程)レスのデバイスはソース～ドレイン間のリーク電流が多くなり、図15のようにオフ電流が大幅に増大した。また、DCバイアスを印加して駆動安定性を評価したところ、1000秒後のVthシフトは0.8Vだった。これは、コンベンショナルなa-Si TFTに匹敵する。 このIGZO-TFTで解像度127ppiのポリマーネットワークLCDをドライブ。FPDのアクティブ素子に適用可能なことを実証した。 フレキシブル有機EL向けとして新たな酸化物半導体も 一方、ETRIはオリジナル組成のAl2O3-ZnO-SnO2(AZTO)を用いたアモルファス酸化物TFTを報告した。 酸化物半導体としてAZTOを選択したのは化学的に安定で、かつ大型化対応が容易なスパッタリング法で室温成膜できるため。その特性を評価するため、ボトムゲート構造とトップゲート構造のTFTを試作した。ゲートとソース/ドレインにはITOをスパッタリング成膜。ゲート絶縁膜はAl2O3膜をALD(Atomic Layer Deposition)法によって基板温度150℃で成膜した。AZTO活性化層はAl2O3-ZnOターゲットとSnO2ターゲットを用いて共スパッタリング成膜した。もちろん、基板温度は室温である。チャネル長は20μm、チャネル幅は40μmで、各レイヤーともコンベンショナルなフォトリソ＋エッチング法でパターニングした。
前記のようにAZTOはアモルファス構造のため、グレインバウンダリーがなく、大型基板面内でも均一で安定性が高いのが特徴。図16は真空中でアニールした際のトランジスタ特性で、アニールレスデバイスはモビリティが1.9cm2/V･sec、Vthが－2V、ON/OFF電流レシオが107だった。一方、150℃でアニールするとモビリティは6.2cm2/V･sec、Vthは0.9V、ON/OFFレシオは109に改善された。また、180℃でアニールするとモビリティが10.1cm2/V･secとさらに向上した。図17のようにボトムゲート型ではSn含有量によってモビリティが変化し、Sn含有量が増えるにしたがって増加した。 図18、19は250℃でアニールした際のトップゲートTFTとボトムゲートTFTのトランジスタ特性で、ボトムゲート型ではVthが0V近辺だったのに対し、トップゲート型では－5Vにシフトした。一方、モビリティはボトムゲート型が10.3cm2/V･sec、トップゲート型が6cm2/V･secだった。前記のように、ゲート絶縁膜はトリメチルアルミニウムガスを用いて水蒸気をドープしてALD成膜する。このため、トップゲート型ではゲート絶縁膜と活性層の界面に水素に起因する欠陥が多数発生する。これがモビリティの低下をもたらすと考えられる。一方、ゲートバイアス安定性はトップゲート型の方が大幅に高かった。これは、ボトムゲート型ではAZTO膜のスパッタ成膜によってゲート絶縁膜がダメージを受け、ゲート絶縁膜と活性層の界面でキャリアトラップサイトが多くできるためと考えられる。これらから、有機ELDのアクティブ素子としてはトップゲート型が望ましいと判断した。
そこで、トップゲート型における前記のALD成膜時の問題を解決するため、A2O3ゲート絶縁膜をALD成膜する前にAZTO膜上にA2O3保護膜をプラズマALD法で成膜した。これは、水素による活性層とゲート絶縁膜の界面欠陥を抑制するため。膜厚は40nnmである。この結果、モビリティをボトムゲート型並みの9.5cm2/V･secに高めた。図20は動作安定性を示したもので、ゲート電圧＋20Vを印加した14時間後でもVthシフトはわずか0.2Vだった。このトップゲート型AZTO-TFTを用いて3.5型青色モノカラー有機EL(176×220ドット)をドライブすることに成功した。 ポストITOという観点では、CNT(カーボンナノチューブ)を透明導電膜に用いる提案が相次いだ。米国のCNTインクメーカー、UnidymはSamsung ElectronicsとCNTコモン電極を用いたフレキシブルアクティブ駆動マイクロカプセル型電気泳動ディスプレイを発表。さらに、Si-Display Techと共同でコモン電極と画素電極にCNTを用いた5.5型a-Si TFT-LCDを報告した。
後者だが、熱CVD法で合成したCNTをスリットコート向けとしてインク化した後、CF基板およびTFT基板にスリットコートし室温で乾燥させた。膜の可視光透過率は85％以上である。画素電極向けではフォトリソ＋O2ドライエッチングでパターニングした。C(膜)＋O2(ガス)→CO2(ガス)というメカニズムで、エッチング残渣はない。また、ドライエッチングレートもきわめて速い。参考として写真7に3μm幅でパターニングしたCNTパターン、写真8に実際のTFTアレイ(フォトレジスト現像後とドライエッチング～レジスト剥離後)を示す。画素電極間のギャップは10μmである。ちなみに、CNT膜はウェットエッチング法やレーザーダイレクトエッチング法 でもパターニングできる。 コモン電極、画素電極ともコンベンショナルなITO/IZOに比べた際のメリットはフレキシブル対応が容易で、ウェットコート法で成膜するためステップカバレッジ性が高いこと。実際、CF基板上のコモン電極ではRGB着色層パターンの上に平滑化層が不要になる。 一方、TFTの画素電極として用いる場合、コンタクトホールとドライバIC実装パッド領域をカバーする必要がある。コンタクトホールの一般的なディメンジョンは幅5μm、深さ100～500nmである。コンタクトホールを3～5μmに設定してCNTインクを塗布したところ、径1～2nm、長さ1～5μmのCNTを用いるとドレイン電極と十分コンタクトできることがわかった。この際に問題となる接触抵抗も5μm幅コンタクトホールで500Ω･cmと十分小さかった。 写真9にCNT透明導電膜をコモン電極と画素電極に用いた5.5型VGA TFT-LCDの表示例を示す。ただ、トータル透過率はITOデバイスに比べ10％低下した。ただ、これはCNTインクの改良によって近い将来解決できるとしている。 参考文献 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
